基于FPGA的多功能数字钟设计

摘 要：利用现代电子设计方法设计了一种基于FPGA的多功能数字钟，采用硬件描述语言VHDL进行分频、计数、℉扫描和整点报时等模块的设计，通过在quartusII9.0软件中编译、仿真，先进行软件模拟系统各运行状态，最后下载到FPGA实验开发平台进行硬件调试，调试结果表明：系统能够完成设计目的的需求，达到了预期的效果。

关键词：FPGA；多功能电子钟；硬件描述语言VHDL

0 引言

时间一直是人们在日常生活中非常关心的一个物理参数，在很多场合人们对时间有越来越高的进度要求。数字钟是一种用数字逻辑电路技术来自动实现时、分、秒、计时的的一种装置，与传统机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。FPGA是一种可编程使用的信号处理器件，又称为现场可编程门阵列（Field Programmable Gate Arrays，FPGA），用户对它的功能定义是通过改变配置信息来实现的。与传统数字逻辑电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。本设计是在QuartusII的环境下，应用VHDL语言结合可编程逻辑器件进行的，最后通过仿真出时序图实现预定功能，硬件调试最终的结果是在数码管上显示的。

1 系统设计原理 ッ

结合现有的FPGA实验开发系统，在设计中为了显示的方便，小时的十位用一个两位的二进制码表示，个位用一个四位二进制码表示；而分和秒的十位都用三位的二进制码表示，个位用四位的二进制码表示。设计中把时、分、秒的二进制形式译码成七位，以便在数码上显示相应的数字。另外，由于八个七段数码码管采用分时扫描的方式显示，而扫描ม确需要一个比较高频率的信号，直接接初始的系统时钟源。然后对输入的系统时钟进行分频来得到准确的1Hz标准计数脉冲信号，必须对。用户可以根据系统的硬件结构和自身的具体要求来设计，整点报时功能。本系统的要求是在进行整点的倒计时5秒时，让5个LED全亮，然后一次灭掉来进行整点报时的提示。

2 单元模块设计

（1）分频模块

（2）计数模块设计

（3）扫描模块设计

（4）整点报时模块设计

当进行整点的倒计时5秒时，用LED闪烁来进行整点报时的提示，报时时间为5秒，即从整点前5秒钟开始进行报时提示，LED开始闪烁，过整点后，停止闪烁。整点报时模块主要由加法器，2选1多路选择器，触发器和各种逻辑单元构成。整点报时模块的仿真波形图如图4所示，仿真结果满足设计的要求。

3 硬件调试

（1）硬件调试步骤

（2）测试结果显示

当进行5点的倒计时5秒时，D1-D4来回闪烁进行整点报时的提示。56秒时有3个♛LED灯亮，59秒时有4个LED灯亮。图5给出4时59分56秒时显示结果，LED显示倒计时结果。

4 小结

该系统采用VHDL和原理图相结合的设ฅ计输入方式，在QuartusII开发环境下完成设计、编译和仿真，并在FPGA实验开发系统上进行测试。测试结果表明，数码管能够正确显示计时时间，能够通过按键调整时间，整点报时等功能，测试结果符合设计要求。